보드의 시계에 대한 다음 고려 사항에 유의하세요.
1. 레이아웃
a. 클록 크리스털 및 관련 회로는 I/O 인터페이스 근처가 아닌 PCB 중앙에 배치되어야 하며, 양호한 형태를 유지해야 합니다. 클록 생성 회로는 도터 카드나 도터 보드 형태로 제작할 수 없으며, 별도의 클록 보드나 캐리어 보드에 제작해야 합니다.
아래 그림과 같이 다음 레이어의 녹색 상자 부분은 선을 걷지 않는 것이 좋습니다.
b, PCB 클록 회로 구역의 클록 회로와 관련된 소자만 배치하고, 다른 회로는 배치하지 않도록 하며, 크리스털 근처나 그 아래에 다른 신호선을 배치하지 않도록 한다. 클록 생성 회로나 크리스털 아래의 접지면을 사용할 경우, 다른 신호가 해당 평면을 통과하면 매핑된 평면 기능을 위반하게 되며, 신호가 접지면을 통과하면 작은 접지 루프가 발생하여 접지면의 연속성에 영향을 미치게 되며, 이러한 접지 루프는 고주파에서 문제를 일으킨다.
c. 클록 수정체 및 클록 회로의 경우 차폐 처리를 위해 차폐 조치를 채택할 수 있습니다.
d. 시계 쉘이 금속인 경우 PCB 설계는 크리스털 구리 아래에 놓아야 하며, 이 부분과 전체 접지면이 양호한 전기적 연결(다공성 접지를 통해)을 갖도록 해야 합니다.
시계 수정체 아래를 포장하는 이점:
수정 발진기 내부 회로는 RF 전류를 생성합니다. 수정 발진기가 금속 케이스에 싸여 있는 경우, DC 전원 핀은 수정 발진기 내부의 DC 전압 레퍼런스와 RF 전류 루프 레퍼런스에 의존하여 케이스의 RF 방사에 의해 생성된 과도 전류를 접지면을 통해 방출합니다. 간단히 말해, 금속 케이스는 단일 종단 안테나이며, 근거리 이미지층, 접지면층, 그리고 때로는 두 개 이상의 층이 RF 전류를 접지에 방사 결합하는 데 충분합니다. 수정 발진기 바닥은 방열에도 효과적입니다. 클록 회로와 수정 발진기 하부는 매핑 평면을 제공하여 관련 수정 발진기 및 클록 회로에서 생성되는 공통 모드 전류를 줄여 RF 방사를 줄일 수 있습니다. 접지면은 또한 차동 모드 RF 전류를 흡수합니다. 이 접지면은 여러 지점을 통해 전체 접지면에 연결되어야 하며, 낮은 임피던스를 제공할 수 있는 여러 개의 관통 구멍이 필요합니다. 이 접지면의 효과를 높이려면 클록 생성기 회로를 이 접지면에 가깝게 배치해야 합니다.
표면 실장형 크리스털은 금속 피복형 크리스털보다 RF 에너지 복사가 더 많습니다. 표면 실장형 크리스털은 대부분 플라스틱 패키지이기 때문에 크리스털 내부의 RF 전류가 우주로 방사되어 다른 장치와 결합됩니다.
1. 시계 라우팅 공유
빠른 상승 에지 신호와 벨 신호를 단일 공통 드라이버 소스로 네트워크를 연결하는 것보다 방사형 토폴로지로 연결하는 것이 더 좋으며, 각 경로는 특성 임피던스에 따라 종단 조치를 통해 라우팅해야 합니다.
2, 클록 전송선 요구사항 및 PCB 레이어링
클록 라우팅 원리: 클록 라우팅 계층 바로 근처에 완전한 이미지 평면 계층을 배치하고, 회선 길이를 줄이고 임피던스 제어를 수행합니다.
잘못된 교차층 배선 및 임피던스 불일치로 인해 다음과 같은 결과가 발생할 수 있습니다.
1) 이미지 루프의 무결성을 위해 배선 리드에 구멍과 점프를 사용합니다.
2) 소자 신호핀의 전압에 의한 영상 평면의 서지 전압은 신호의 변화에 따라 변한다.
3), 회선이 3W 원리를 고려하지 않으면 서로 다른 클록 신호로 인해 크로스토크가 발생합니다.
클록 신호의 배선
1. 클럭 라인은 다층 PCB 기판의 내부 레이어를 따라가야 합니다. 리본 라인을 따라가야 합니다. 외부 레이어를 따라가려면 마이크로스트립 라인만 사용해야 합니다.
2. 내부 층은 완전한 이미지 평면을 보장하고, 저임피던스 RF 전송 경로를 제공하며, 소스 전송선의 자속을 상쇄하는 자속을 생성합니다. 소스와 복귀 경로 사이의 거리가 가까울수록 소자 효과가 더 좋습니다. 향상된 소자 효과 덕분에 고밀도 PCB의 각 전체 평면 이미지 층은 6~8dB의 억제 효과를 제공합니다.
3. 다층 기판의 장점: 전원 공급 장치와 접지면을 전체 층으로 전담할 수 있으며, 우수한 디커플링 시스템으로 설계할 수 있고, 접지 루프 면적을 줄이고, 차동 모드 복사를 줄이며, EMI를 낮추고, 신호 및 전원 복귀 경로의 임피던스 레벨을 낮추고, 전체 회선 임피던스의 일관성을 유지하고, 인접 회선 간의 크로스토크를 줄일 수 있습니다.
게시 시간: 2023년 7월 5일
